来源:《电子技术应用》2019年第05期 作者:孙丰霞;张伟功;周继芹;王莹;
选择字号

UM-BUS总线测试系统中PCIe的设计与实现

分享到: 分享到QQ空间

UM-BUS总线单通道理论带宽可达200 Mb/s,采用16通道并发传输时,理论带宽可达400 MB/s,其测试系统需要在数据采集终端与PC之间建立不低于此带宽的通信通道。PCIe1.1采用4通道传输时理论带宽可达1 GB/s,满足了UM-BUS总线测试系统的传输带宽需求,由此设计实现了UM-BUS总线测试系统的PCIe1.1 x4链路通道的应用方案,给出了基于FPGA的PCIe总线的BMD传输方案。测试结果表明,该方案实际传输速度可达550 MB/s,满足UM-BUS总线测试系统的带宽需求。(本文共计5页)       [继续阅读本文]

下载阅读本文     订阅本刊   
如何获取本文>>          如何获取本刊>> 

相关文章推荐

电子技术应用杂志2019年第05期
电子技术应用
主办:华北计算机系统工程研究所
出版:电子技术应用杂志编辑部
出版周期:月刊
出版地:北京市

本期目录